500彩票代理歡迎您的到來!

急客戶之所急,想客戶之所想,

以質量為根,服務為本

 未标題-4.png 訂購熱線電話:
0755-85298917-606
高精密電路闆

聯系我們

Tel:0755-85298917-606(業務直線) 

       0755-85298917-602(市場直線) 

       0755-66802023(市場直線)

Fax:0755-85298017

E-mile:szwcxpcb@163.com

URL:www.mssx28.com

24H服務電話:18028766818(吳副總),15999646351(吳小姐)

總部地址:深圳市寶安區福永塘尾利昇工業園5棟


高速印制電路闆(PCB)設計中的一些注意事項

您的當前位置: 首 頁 >> 新聞中心 >> 行業新聞

高速印制電路闆(PCB)設計中的一些注意事項

發布日期:2018-03-26 作者:admin 點擊:

和SERDES應用相關的高速系統PCB設計注意事項如下:

(1)微帶(Microstrip)和帶狀線(Stripline)布線。

微帶線是用電介質分隔的參考平面(GND或Vcc)的外層信号層上的布線,這樣能使延遲最小;帶狀線則在兩個參考平面(GND或Vcc)之間的内層信号層布線,這樣能獲得更大的容抗,更易于阻抗控制,使信号更幹淨,如圖所示。

高速印制電路闆(PCB)設計中的一些注意事項

微帶線和帶狀線最佳布線

(2)高速差分信号對布線。

高速差分信号對布線常用方法有邊沿耦合(Edge Coupled)的微帶(頂層)、邊沿耦合的帶狀線(内嵌信号層,适合布高速SERDES差分信号對)和Broadside耦合微帶等,如圖所示。

高速印制電路闆(PCB)設計中的一些注意事項

高速差分信号對布線

(3)旁路電容 (BypassCapacitor)。

旁路電容是一個串聯阻抗非常低的小電容,主要用于濾除高速變換信号中的高頻幹擾。在FPGA系統中主要應用的旁路電容有3種:高速系統(100MHz~1GHz)常用旁路電容範圍有0.01nF到10nF,一般布在距離Vcc 1cm以内;中速系統(十幾兆赫茲100MHz),常用旁路電容範圍為47nF到100nF钽電容,一般布在Vcc 3cm以内;低速系統(十幾兆赫茲以下),常用旁路電容範圍為470nF到3300nF電容,在PCB上布局比較自由。

高速印制電路闆(PCB)設計中的一些注意事項

(4)電容最佳布線。

電容布線可遵循下列設計準則,如圖所示。

高速印制電路闆(PCB)設計中的一些注意事項

電容最佳布線

  • 使用大尺寸過孔(Via)連接電容引腳焊盤,以減少耦合容抗。

  • 使用短而寬的線連接過孔和電容引腳的焊盤,或者直接将電容引腳的焊盤與過孔相連接。

  • 使用LESR電容(Low Effective Series Resistance,低串聯阻抗電容)。

  • 每個GND引腳或過孔應該連接到地平面。

(5)高速系統時鐘布線要點。

  • 避免使用鋸齒繞線,時鐘布線要盡可能筆直。

  • 盡量在單一信号層布線。

  • 盡可能不使用過孔,因為過孔将帶來強烈的反射和阻抗不匹配。

  • 盡量在頂層用微帶布線,從而避免使用過孔且使信号時延最小。

  • 将地平面盡量布在時鐘信号層旁,用以減少噪音和串擾。如果使用内部信号層布時鐘線,可以使用兩個地平面将時鐘信号層夾在中間,以減少噪聲和幹擾。縮短信号時延。

  • 時鐘信号應該正确阻抗匹配。

(6)高速系統耦合與布線注意事項。

  • 注意差分信号的阻抗匹配。

  • 注意差分信号線的寬度,使之可以容忍20%的信号上升或下降時間。

  • 使用合适的連接器,連接器的額定頻率應該能滿足設計的最高頻率。

  • 差分信号對盡量使用edge-couple方式耦合,避免使用broadside-couple方式耦合,使用3S分式法則,避免過耦合或串擾。

(7)高速系統噪聲濾波注意事項。

  • 減少電源噪聲帶來的低頻幹擾(1KHz以下),在每個電源接入端加屏蔽或者濾波電路。

  • 在每處電源進入PCB的地方加100F的電解電容濾波。

  • 為了減少高頻噪音,在每處Vcc和GND處盡可能多地布置去耦合電容。

  • 将Vcc和GND平面平行布置,并用電介質(如FR-4PCB)分隔,在其他層布置旁路電容。

(8)高速系統地彈(Ground Bounce)

  • 盡量在每處Vcc/GND信号對上添加去耦合電容。

  • 在計數器等高速翻轉信号的輸出端加外部Buffer,以減少驅動能力的要求。

  • 将為使用的用戶I/O設置成輸出為低電平的輸出信号,這相當于虛拟的GND,将這些低電平輸出連接到地平面。

  • 對于速度要求不苛刻的輸出信号設置為Slow Slew (低上升斜率)的模式。

  • 控制負載容抗。

  • 減少時鐘不停翻轉的信号,或者将這種信号盡量均勻地分布在芯片的四周。

  • 将翻轉頻繁的信号盡量靠近芯片的GND引腳布置。

  • 設計同步時序電路時應該盡量避免輸出瞬時全部翻轉。

  • 将電源和地引岔開布置,這樣可以起到在整體上中和電感的作用。


相關标簽:印制電路闆

最近浏覽:

在線客服
分享
歡迎給我們留言
請在此輸入留言内容,我們會盡快與您聯系。
姓名
聯系人
電話
座機/手機号碼
郵箱
郵箱
地址
地址